Kiloprocesszoros tömbszámítógép architektúrák komplex számításigényes problémák megoldására  részletek

súgó  nyomtatás 
vissza »
 

Projekt adatai

  
azonosító
84267
típus K
Vezető kutató Szolgay Péter
magyar cím Kiloprocesszoros tömbszámítógép architektúrák komplex számításigényes problémák megoldására
Angol cím Kilo-processor array computing architectures in solution of complex computationally intensive problems
magyar kulcsszavak FPGA, tömbszámítógép
angol kulcsszavak FPGA, array computing
megadott besorolás
Informatika (Műszaki és Természettudományok Kollégiuma)100 %
Ortelius tudományág: Alkalmazott informatika
zsűri Informatikai–Villamosmérnöki
Kutatóhely HUN-REN Számítástechnikai és Automatizálási Kutatóintézet
résztvevők Nagy Zoltán
projekt kezdete 2011-02-01
projekt vége 2014-12-31
aktuális összeg (MFt) 21.871
FTE (kutatóév egyenérték) 3.64
állapot lezárult projekt
magyar összefoglaló
A szimulációs folyamat számítási problémája az alábbi módon definiálható: adott egy 2D vagy 3D (NxM, NxMxL)szervezésű virtuális tömb processzor , ahol az egyes processzáló elemek működése vagy matematikai formulával vagy aciklikus gráffal vagy UMF (Universl Machine Flow) diagrammal írható le. A feladat a virtuális processzor tömbön definiált probléma leképzése egy adott fizikai FPGA-ra ahol a felület/processzorok (logikai és DSP processzáló elemek), a chipen található memória (BRAM) és a külső memóriát elérő sávszélesség korlátos. Ez utóbbi korlát megtartását segíti a cellák egydimenziós soros feldolgozása. Ehhez a chipen lévő memóriában 2D feldolgozás esetén egy sáv 3D feldolgozás esetén egy sík átmeneti tárolása szükséges. A műveletek komplexitásától függően csak relatívan kevés fizikai processzor valósítható meg. Egy egy operátor felbontható kisebb, logikai elemeket használó blokkokra (például összeadókra) és dedikált erőforrásokra (például szorzók). A tervezési folyamat eredményeképp olyan optimalizált celluláris fizikai gépre jutunk, amely optimális a chipen levő memória és az ott található CLB-k és DSP egységek szempontjából. Fontos kiemelni, hogy itt az egyes memória egységek és processzáló egységek geometriai elhelyezkedésének (lokalitás) fontos szerepe van a tervezésben.
angol összefoglaló
In the case of flow simulations (CFD) the computational problem can be defined on a 2D or 3D array (NxM, NxMxL) type Virtual Cellular Machine while the operation of each processing element is described as a mathematical expression, acyclic data flow graph or UMF diagram. The problem to be solved is how to map the computational problem on a virtual array to a given physical FPGA where area/processor (logic slices, DSP slices), on-chip memory (BRAM) and off-chip memory bandwidth are limited. To conserve memory bandwidth the arrays are computed serially as a 1D stream of cells. This requires some on-chip memory to store belts from the array in 2D or plates in 3D and further reduce bandwidth. Depending on the complexity of the operator a small amount of physical execution units can be implemented The operator can be decomposed into small basic blocks which use either the logic resources (such as adders) or the dedicated resources (embedded multipliers) of the FPGA. The result of this process is a Physical Cellular Machine optimized for the given application where the main components are the specialized on-chip memory architecture and the specialized execution unit (CLBs and DSP slices). There is a new computational aspect in this problem formulation: the role of the geometric address of a given memory or processor and the precedence of locality.




 

Zárójelentés

  
kutatási eredmények (magyarul)
A különböző erőforrás kapacitásokkal rendelkező sok-processzoros architektúrákat vizsgáltuk, ahol ezek az erőforrások logikai processzorok (konfigurálható logikai blokkok) aritmetikai processzorok (DSP blokkok) vagy teljes mikroprocesszorok (Microblaze) együtt egy hibrid sok-processzoros architektúrát valósítanak meg egy chipen. Ezen elosztott celluláris architektúrán (processzorok és memóriák) új típusú párhuzamos algoritmusokat valósítottunk meg. A megvalósítás során a sebesség- disszipáció- felület- sávszélesség-pontosság paramétereket egyszerre vizsgáltuk és optimalizáltunk ezekre. a publikált eredményeinkben különböző sok-prcesszoros platformot használtunk (FPGA, GPU vagy DSP) és elemeztük ezek hatékonyságát.
kutatási eredmények (angolul)
A wider view of the concept of many core should include the idea of mixing different kinds of resources and processors, such as logic processors (Configurable logic blocks), arithmetic processors (DSP blocks) and Microblaze are in the same chip or computing together, conforming the Hybrid Multicore Systems. Using the cellular architecture of processor and memory arrays new kind of parallel algorithms can be developed. In the implementation of a problem the speed-power-area-bandwidth- accuracy parameters have to be handled simultaneously and optimized. In the contributions of this special session different kind of array platforms are used (FPGAs, GPUs or DSP based).
a zárójelentés teljes szövege https://www.otka-palyazat.hu/download.php?type=zarobeszamolo&projektid=84267
döntés eredménye
igen





 

Közleményjegyzék

  
Bérci N, Szolgay P: Real-time multi-finger tracking in 3D for a mouseless desktop, In: Zarándy Ákos (szerk.) (szerk.) Focal-plane sensor-processor chips. New York: Springer Science+Business Media B.V., 2011. pp. 283-299., 2011
Zoltán Kincses, László Orzó, Zoltán Nagy, György Mező and Péter Szolgay: High-Speed, SAD Based Wavefront Sensor Architecture Implementation on FPGA, JOURNAL OF SIGNAL PROCESSING SYSTEMS Volume 64, Number 3, 279-290, 2011
Cs. Nemes, Z.Nagy, P.Szolgay,: Efficient mapping of mathematical expressions to FPGAs: Exploring different design methodologies, Proc. ECCTD, pp. 717-720, 2011
Z. Kincses, L.Orzó, Z.Nagy, Gy Mező, P.Szolgay: High-speed SAD based wavefront sensor architecture implementation on FPGA, Journal of Signal Processing Systems,, 2011
Z. Nagy, Cs.Nemes, A.Hiba, A.Kiss, Á. Csík, P.Szolgay: AcceleratingUnstructured Finite Volume Solution of 2-DEuler Equations on FPGAs, Proc. of Conference on Modelling Fluid Flow, pp.941-948, 2012
Z. Nagy, Cs. Nemes, A. Hiba, A.Kiss, Á.Csík, P.Szolgay: FPGA Based Acceleration of Computational Fluid Flow Simulation on Unstructured Mesh Geometry, Proc. of 22nd International Conferenceon Field Programmable Logic and Applications, 2012
Z.Kincses, Zs. Vörösházi, Z. Nagy, P.Szolgay, T.Laviniu, A.Gacsádi: Investigation of area and speed trade-offs in FPGA implementation of an image correlation algorithm, Proc. of 13th Int. Workshop on CNNA,, 2012
A. Kiss, Z. Nagy, Á.Csík, P.Szolgay: Examination the Accuracy and the Precision of PDEs for FPGA Computation, Proc. of 13th Int. Workshop on CNNA, 2012
E. László, Z. Nagy, P.Szolgay: Analysisof a GPU based CNN implementation, Proc. of 13thInt. Workshop on CNNA, 2012
Cs. Nemes, Z.Nagy, P.Szolgay: Automatic generation of locally controlled arithmetic unitr via floorplan based partitioning, Proc. of 13th Int. Workshop on CNNA, 2012
Cs.Nemes, G.Barcza, Z.Nagy, Ö.Legeza, P.Szolgay: Implementation trade-offs of the density matrix renormalization group algorithm on Kilo-processor architectures, Proc. of ECCTD2013, 2013
Z.Nagy, Cs Nemes, A.Hiba, Á.Csík, A.Kiss, M.Ruszinkó, P.Szolgay: Accelerating unstructure finite volume computation on fieldprogrammable gate arrays, Concurrency and Computation: Practice and Experience, 2013
B.J.Borbély, P.Szolgay, Z.Kincses, Zs.Vörösházi: Analysis of myoelectronic signals using a field programmable SoC, Proc. of ECCTD2013, 2013
B.J.Borbély, P.Szolgay: Estimatingwrist flexion angle from multi-channel surface EMG of forearm muscles, Proc. of BIOCAS, 2013
A.Kiss,Z.Nagy,Gy.Csaba: FPGA-implementation of a Holographic Pattern-matching Algorithm, Proc. of ECCTD2013, 2013
Z.Nagy, Cs. Nemes, A. Hiba, Á. Csík,A. Kiss, M. Ruszinkó, P. Szolgay: FPGA-based accelaration of unstructured finite volume computations, Jedlik Laboratories Report, JLR-3/2013, 2013
A. Kiss, Z. Nagy P. Szolgay, T. Roska, Gy. Csaba, S. Hu, W. Porod: FPGA-based simulation of 3D light Propagation, Proc CNNA2014, Notre Dame, 2014, 2014
L.Tepelea V.Tiponut, P.Szolgay, A.Gacsádi: Multicore portable system for assisting visualyy impared people, Proc. CNNA2014, Notre Dame, 2014
B.J. Borbély, Z.Kincses, Zs.Vörösházi, Z. Nagy, P. Szolgay: A Modular tsrt platform for real-time measurement and analysis of EMG signals for improved prosthesis control, Proc CNNA2014, Notre Dame, 2014
A. Hiba, Z. Nagy, M. Ruszinkó and P.Szolgay: Data locality-basedmesh partitioning methods for dataflow machines, Proc CNNA2014, Notre Dame, 2014
E. László, M.B. Giles, J. Appleyard, P. Szolgay: Methods to utilize SIMT and SIMD instruction level parallelism in triagonal solvers, Proc CNNA2014, Notre Dame, 2014
N. Sárkány, A. Tihanyi, P. Szolgay: The design of a mobile multichannel bio-signal measuring system for rehabilitation purposes, Proc CNNA2014, Notre Dame, 2014
Z. Nagy, Á. Zarándy, A. Kiss, M. Németh, T. Zsedrovics: FPGA implementation of a foveal image processing system for UAV applications, Proc CNNA2014, Notre Dame, 2014
Á. Zarándy , M. Németh , Z. Nagy , A. Kiss , L. Sántha , T. Zsedrovits: A real-time multi-camera vision system for UAV collision warning and navigation, Journal of Real-Time Image Processing, doi: 10.1007/s11554-014-0449-3, 2014
Nagy Zoltán, Nemes Csaba, Hiba Antal, Csík Árpád, Kiss András, Ruszinkó Miklós, Szolgay Péter: Accelerating unstructured finite volume computations on field-programmable gate arrays, CONCURR COMPUT PRACT EX 26: (3) 615-643, 2014
Nemes Cs, Barcza G, Nagy Z, Legeza Ö, Szolgay P: The density matrix renormalization group algorithm on kilo-processor architectures: Implementation and trade-offs, COMPUT PHYS COMMUN 185: (6) 1570-1581, 2014



vissza »